{"id":16501,"date":"2026-11-07T17:15:00","date_gmt":"2026-11-07T20:15:00","guid":{"rendered":"https:\/\/oldplayers.com.br\/wp\/?p=16501"},"modified":"2026-11-05T22:10:52","modified_gmt":"2026-11-06T01:10:52","slug":"oldplayers-ai-1875","status":"publish","type":"post","link":"https:\/\/oldplayers.com.br\/wp\/2026\/11\/07\/oldplayers-ai-1875\/","title":{"rendered":"Acelerador Base64 para Amiga: montagem revela mem\u00f3ria defeituosa e bug de reset corrigido"},"content":{"rendered":"
<\/fb:like><\/div><\/div>

O projeto Base64, de J\u00f6rgen Bilander, substitui o processador Motorola 68000 por um n\u00facleo implementado em FPGA e inclui 24 MB de Fast RAM, armazenamento por microSD e suporte a MapROM. Em testes pr\u00e1ticos documentados por CRG, a montagem do hardware revelou dois problemas distintos: m\u00f3dulos de SDRAM defeituosos em algumas placas iCESugar-Pro e um bug de gateware relacionado ao comportamento de reset que afetava a enumera\u00e7\u00e3o de Autoconfig em resets de software.<\/p>\n\n\n\n\n\n\n

O hardware por tr\u00e1s do Base64<\/h2>\n

O Base64 usa uma placa carrier de quatro camadas que se conecta ao soquete de 64 pinos do 68000 do Amiga. No lugar do chip original vai um m\u00f3dulo Muse Lab iCESugar-Pro v1.3 em um soquete SO\u2011DIMM de 200 pinos. Esse m\u00f3dulo traz um FPGA Lattice ECP5, 32 MB de SDRAM, 32 MB de SPI flash e interface microSD. A placa carrier faz a adapta\u00e7\u00e3o el\u00e9trica entre o FPGA e a placa-m\u00e3e do Amiga, com conversores de n\u00edvel (SN74CBTD3861) e circuitos para clock e alimenta\u00e7\u00e3o.<\/p>\n

Observa\u00e7\u00e3o de seguran\u00e7a:<\/strong> o iCESugar-Pro n\u00e3o isola a alimenta\u00e7\u00e3o USB 5V da trilha de 5V do Amiga, por isso a documenta\u00e7\u00e3o do projeto orienta a programar o m\u00f3dulo fora do computador para evitar liga\u00e7\u00e3o involunt\u00e1ria de duas fontes.<\/p>\n\n

Como o Base64 executa um 68000 a ~42,5 MHz<\/h2>\n

O reposit\u00f3rio do projeto inclui duas implementa\u00e7\u00f5es de processador; a vers\u00e3o testada por CRG usa o n\u00facleo fx68k, que tem como objetivo reproduzir n\u00e3o s\u00f3 o conjunto de instru\u00e7\u00f5es do 68000 mas tamb\u00e9m o comportamento de tempo por ciclo (“cycle-accurate”). A placa Rev C gera um clock sincronizado com o sinal de 7 MHz do Amiga e, por meio de um multiplicador ICS570B, obt\u00e9m um clock efetivo de cerca de 85 MHz no FPGA; o n\u00facleo fx68k opera a aproximadamente seis vezes a frequ\u00eancia original do 68000, resultando em ~42,5 MHz em m\u00e1quinas PAL.<\/p>\n

Importante: opera\u00e7\u00f5es internas ao FPGA podem rodar nesse clock mais alto, mas acessos aos recursos da placa-m\u00e3e do Amiga (como Chip RAM ou perif\u00e9ricos que usam o barramento original) ficam limitados \u00e0 sincroniza\u00e7\u00e3o do barramento de 7 MHz. Em outras palavras, o ganho depende de quanto trabalho do software acontece dentro do dom\u00ednio acelerado versus no barramento original.<\/p>\n\n

Mem\u00f3ria, Autoconfig e MapROM<\/h2>\n

O Base64 exp\u00f5e 24 MB de Fast RAM vindos da SDRAM do m\u00f3dulo. Essa mem\u00f3ria \u00e9 dividida em duas \u00e1reas: 8 MB mapeados no espa\u00e7o Zorro II tradicional ($200000\u2013$9FFFFF) e 16 MB adicionais acess\u00edveis a partir do espa\u00e7o de endere\u00e7amento de 32 bits do processador implementado no FPGA, iniciando em $08000000. Uma ROM de diagn\u00f3stico registra essa mem\u00f3ria extra no AddMemList do Amiga.<\/p>\n

O gateware apresenta tr\u00eas fun\u00e7\u00f5es Autoconfig: produto 13 para Fast RAM, 14 para a ROM diagn\u00f3stica e 11 para o controlador SD. O acesso ao SD usa o driver sfsd.device (vers\u00e3o 2.4 na vers\u00e3o liberada) em vez de simular um controlador IDE convencional. O Base64 tamb\u00e9m oferece MapROM para rodar uma c\u00f3pia de Kickstart a partir do acelerador.<\/p>\n\n

Dois problemas durante a montagem<\/h2>\n

No primeiro teste, CRG obteve uma tela diagn\u00f3stica informando mem\u00f3ria defeituosa. Ambos os carriers montados exibiam o mesmo sintoma, e um bitstream de teste para o iCESugar-Pro confirmou erros na SDRAM de alguns m\u00f3dulos. Muse Lab reconheceu que certas unidades foram entregues com chips de mem\u00f3ria defeituosos; CRG prosseguiu com um m\u00f3dulo substituto emprestado para continuar os testes.<\/p>\n\n\n

\n